把capture cis网表导入allegro出错。求救

各位大侠，请教一个菜鸟问题，把capture cis网表导入allegro出错，如下是全部报错信息。网上查到一些方法，没有用。pstchip.dat, patxnet.dat, patxprt.dat三个文件都有了。padpath和psmpath都设置过了。好像是symbol文件找不到?我自己画的元器件的封装，都creat symbol了。就是电阻和电容是在capture cis--->property editor中直接填入0603（举例），是不是有一步出错了?期待答案

Cadence Design Systems, Inc. netrev 15.5 Mon Nov 12 19:43:31 2007
(C) Copyright 2002 Cadence Design Systems, Inc.

------ Directives ------

RIPUP_ETCH FALSE;
RIPUP_SYMBOLS ALWAYS;
MISSING SYMBOL AS ERROR FALSE;
SCHEMATIC_DIRECTORY 'F:/CADENCE/Design';
BOARD_DIRECTORY '';
OLD_BOARD_NAME 'F:/CADENCE/Design/switch-control.brd';
NEW_BOARD_NAME 'F:/CADENCE/Design/switch-control.brd';

CmdLine: netrev -$ -5 -i F:/CADENCE/Design -y 1 F:/CADENCE/Design/#Taaaaaa02508.tmp

------ Preparing to read pst files ------

Starting to read F:/CADENCE/Design/pstchip.dat
   Finished reading F:/CADENCE/Design/pstchip.dat (00:00:00.01)
Starting to read F:/CADENCE/Design/pstxprt.dat
   Finished reading F:/CADENCE/Design/pstxprt.dat (00:00:00.00)
Starting to read F:/CADENCE/Design/pstxnet.dat
   Finished reading F:/CADENCE/Design/pstxnet.dat (00:00:00.01)

------ Oversights/Warnings/Errors ------

illegal character(s)

------ Summary Statistics ------

#1   ERROR(102) Run stopped because errors were detected

netrev run on Nov 12 19:43:31 2007
   DESIGN NAME : '通道切换控制板'
   PACKAGING ON Jun 17 2005 00:56:10

   COMPILE 'logic'
   CHECK_PIN_NAMES OFF
   CROSS_REFERENCE OFF
   FEEDBACK OFF
   INCREMENTAL OFF
   INTERFACE_TYPE PHYSICAL
   MAX_ERRORS 500
   MERGE_MINIMUM 5
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
   NET_NAME_LENGTH 24
   OVERSIGHTS ON
   REPLACE_CHECK OFF
   SINGLE_NODE_NETS ON
   SPLIT_MINIMUM 0
   SUPPRESS   20
   WARNINGS ON

  1 errors detected
 No oversight detected
 No warning detected

cpu time      0:00:12
elapsed time  0:00:00

[QUOTE][/QUOTE]DESIGN NAME : '通道切换控制板'
怎么会有中文名字?

capture cis中取了一个中文名字啊?所以就有中文名了。是不是不能用中文名字?

不能有中文的，有中文的就會出錯哦！

现在知道有中文会出错，出错的内容还不报出。把名字改为英文后，出现了这样的问题：

error(302) device library error detected.

problems with device 'r2_sm/r_0805_619'. jedec_type property 'sm/r_0805' is illegal: 'package name has invalid characters or is too long.'.

device 'r2_sm/r_0805_619' has library errors. unable to transfer to allegro

搜索到这个网页，但是没有解决方法：http://www.guangdongdz.com/club/details_37401.html

dra文件的名字修改过还是没有变好。寻求高手。多谢

现在知道怎么解决这个问题了，并且描述出来，希望对遇到类似情况的人有所帮助

1，设计文件名字出现中文的时候会出现问题，问题在哪个地方也没有提示

2，名字全部修改为英文后，出现的问题原因是：把dra这个后缀也放在footprint中了，去掉dra就解决问题

排斥中文

帮助里面是有的，不过很难找。我找到过一次，后来就找不到了。

像这种invalid characters 是很初级的问题。我都好几年没碰到过这种问题了，做的时候注意些就是了

又见

到底是什么问题?

比较低级的问题哦

allegro用不习惯，有些要求太怪了

ALLEGRO里面好多的字符被定义为非法字符。所有的路径里面不能有中文，空格。好多特殊的但是常用的也不行，温度的饿符号，+，~，正负号等。