请教SDRAM布线规则 问题，望高手指点。

• SDRAM时钟信号：时钟信号频率较高，为避免传输线效应，按照工作频率达到或超过75MHz时布线长度应在1000mil以内的原则及为避免与相邻信号产生串扰。走线长度不超过1000mil，线宽10mil，内部间距5mil，外部间距30mil，要求差分布线，精确匹配差分对走线。误差允许在20mil以内。

• 地址,片选及其它控制信号：线宽5mil，外部间距12mil，内部间距10mil。尽量走成菊花链拓补。可有效控制高次谐波干扰，可比时钟线长，但不能短。

• 
  SDRAM数据线：线宽5mil，内部间距5mil，外部间距8mil，尽量在同一层布线，数据线与时钟线的线长差控制在50mil内。（SDRAM布线中，SDCLK与DATA的长度相差<=800mil）、、、、、、、、、、、、、、、、、、、

• 
  

• 
  

• 
  上面这段说明转自网上某篇文章 ：其中 线宽5mil，外部间距12mil，内部间距10mil 这个外部间距和内部间距分别指的是从哪里到哪里啊? 请明白人指点一下，谢谢！
     

我只能想到在芯片底下走线的叫“内部”。在芯片外面走线的叫“外部”。有说的不对的还请楼下的各位高手拍砖啊

应该是同组信号线是内部,与其他信号线叫外部,

有没有些实际点的指引

1。SDRAM时钟信号：内部指的是差分对之间，外部指的是和其余的所有线。
2。SDRAM数据线：内部是指SDRAM数据线之间，外部是指SDRAM数据线和其他的线。
其余的都一样。