易迪拓培训,专注于微波、射频、天线设计工程师的培养

首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 讨论：outline问题

讨论：outline问题

录入：edatop.com 点击：

请教：
在layout的时候outline里面的routkeepin或packagekeepin，没有做的话，layout的时候将net lay到outline上面的话怎么不会报错。
有没有碰到此类情况的?

Cadence Allegro 培训套装，视频教学，直观易学

上一篇：求电子版：Cadence Allegro SPB 16.3常用功能与应用实例精讲
下一篇：cadence哪个工具对应hyperlynx啊？

PCB设计培训课程推荐详情>>

3门视频课程，1~2周时间的认真学习，助您学会使用Cadence Allegro进行PCB设计【More..】

PCB设计栏目

频道总排行