• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > Allegro PCB技术问答 > 走差分线出现的问题

走差分线出现的问题

录入:edatop.com     点击:
如下图所示
我在走差分线从上面的芯片到下面的芯片(图上没有)
中间要经过的是两个焊盘
出现两个错误
一个是打过孔的时候出现All maximum Via Count
还有一个是All Maxinum Stub length
这些错误好像在约束里没有设置的选项吧
求救~~~


无语了
没人帮忙

有设置的地方,看看下面的截图。


哦明白鸟
多谢高手

Cadence Allegro 培训套装,视频教学,直观易学

上一篇:Cadence里面,焊盘的问题,纠结了我好久
下一篇:承接Cadence Allegro Skill的功能定制

PCB设计培训课程推荐详情>>

  网站地图