新手求助Allgro中各layers的分析。

小弟在这里先把帖子顶起了。希望坛友们能热心帮助小弟。小弟不胜感激。

最好先吃點千層餅，多吃就能理解了。

请前辈不吝指教指教呀

层有很多   每个都介绍会很长
说几个比较常见的吧
silksreen   一般就是pcb上刷的文字层，比如华硕主板上的主板型号
pastemask  一般指的是开钢网的层，机器表面贴片的时候刷锡膏用
soldmask    一般指的是PCB上露铜的层，包括露出来的焊盘和其他用途的露铜
etch         allegro里的金属层，即实际走线的层，表层内层都属于这个范畴
其他还有n多的层需要慢慢理解，欢迎高手补充

把原先回答别人的帖子转过来，看看对你有用否?

Allegro的Class和Subclass就是构成所设计的PCB的一个个虚拟的、或是有物理意义的层面。
有物理意义的层面所包含的元素一般对应PCB上某一类实体，例如TOP/Etch层就表示实体PCB的顶层走线和铜皮，而我们要输出顶层的生产文件（gerber），一般需要包含TOP/Etch，TOP/pin，TOP/Via层。这些有物理意义的层面对于Allegro而言是特定的，会有相应的规则和属性与之匹配，从而控制或指导我们的设计，这也是所有EDA工具之所以能够辅助设计的先决条件。从另一方面，我们完全可以用一个极端的做法，使用其他Subclass（例如自定义的）添加线条、文字、形状等，最后输出gerber（例如顶层）时只包含这些自定义的层面，PCB板厂也会按照这个gerber文件去执行铜蚀刻，但是在对此Subclass编辑的过程中，EDA工具的规则检查以及一些有效的辅助编辑功能都无法应用，这也就违背了我们使用EDA工具的初衷。
还有一些有物理意义的层面并不对应PCB实体，但其上的元素也有特定的作用，例如Route Keepin/TOP，顶层的走线或铜皮超出这个层面上所绘制的区域就会报错（DRC），也影响走线和动态铜皮的推挤和避让。或者例如你提及的package geometry中的place_bound，这个其实表征了PCB上元器件（芯片、接插件、阻容等）的实体大小，Allegro可以用它来判断两个元器件是否重叠而导致无法装配。
一些层面可以认为是虚拟的，例如Drawing format其下的层面，Allegro并没有针对这些层面提供特定的功能或规则检查，我们完全可以像对待自定义subclass那样对待这些层面，Allegro定义这些层面的目的只是让大家可以把一些元素约定俗成的添加到其下，而方便编辑和查看。
简而言之，尽量按照Class/subclass默认的定义去使用它，你会发现Allegro为这些层面元素的编辑所提供的强大的功能。
解释你提出的4组层面
1.package geometry中的silkscreen ，默认用于描绘封装元件在PCB上丝印，丝印是PCB表面上用油墨印出的线条、图形和文字等，方便PCB的元件装配和测试等。封装的丝印一般包含与元器件实体大小相近的边框线条，表征pin number的文字和线条以及可能的其他描述性文字和线条（例如尺寸标注）等，不是必须，也有少数设计不包含丝印层。
2.package geometry中的assembly，默认用于描述封装元件的装配特性，多数用于输出PCBA装配图，方便元件的装配和测试等。一般不对应PCB实体，但也有一些设计使用此层面加入或代替元器件的丝印层。和丝印层一样，一般包含与元器件实体大小相近的边框线条，表征pin number的文字和线条以及可能的其他描述性文字和线条（例如尺寸标注）等，不是必须。
3.package geometry中的place_bound，默认用于描述封装元件的实体大小（高度特性可选），必须，Allegro用这个层面来判断元器件是否交叉或重叠，DFA（可装配性设计）规则也可基于此层面。一般是一个和器件实体大小相等或稍大的实心图形（shape）。
4.Ref Des中的silkscreen/assembly/display，默认描述元器件的位号，一般只包含文字，在封装中无论输入什么文字，当原理图中导入网表后，会替换成元器件对应的位号（例如U1、R2、C3等）。对于package型（有物理连接的）封装，至少包含一个。通常情况下是silkscreen和assembly都包含，前者出现在PCB的实体丝印层（出丝印gerber时包含此层面），后者出现在PCBA装配层（出装配gerber时包含此层面，一般打印出来供查看）。

谢谢你的答复，非常感谢。

小编的回复非常给你，感谢前辈对小弟的回答。从你这个回复中我也明白许多。非常感谢前辈。