ALLEGRO DRC错误，求指导

哪位大侠可以帮帮我，这些DRC需要改正吗?本来没有错，我把所有DRC打开之后，出现的。哪位大侠可以指点一下，先谢谢了。

第一个DRC

Class:           DRC ERROR CLASS

  Subclass:        TOP

  Origin xy:       (28.3500 21.0500)

  Constraint:      Via at SMD fit

  Constraint Set:  NONE

  Constraint Type: DESIGN

  Constraint value: TRUE

  Actual value:     FALSE

第二个DRC

Class:           DRC ERROR CLASS

  Subclass:        TOP

  Origin xy:       (27.8000 31.6614)

  Constraint:      Soldermask to Pad and Cline Spacing

  Constraint Set:  NONE

  Constraint Type: DESIGN

  Constraint value: 0 MM

  Actual value:     0 MM

帮自己顶一下！

哪位大侠能帮一下。

1. 视工艺和具体PCB的情况而定，目前是报过孔上焊盘的DRC，如果是钻孔整体都在同网络的焊盘上，并希望不影响焊接，需要生产PCB时多几道工序，成本增加；如果只是过孔焊盘和同网络表贴焊盘相切，也报同样错误，这样对生产影响较小。
2. 报阻焊开窗与焊盘或铜线间距的DRC，是否需要改视板子的具体情况，很多情况下不该会导致焊接时出现短路。

小编确实牛逼啊，分析的很全面