- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
生成网络表的时候为什么不停！
录入：edatop.com 点击：
请教高手，我有个原理图，capture cis画的，生成网络表的时候，progress的那个小对话框就一直在，一直都是生成网络表的状态，就是不停，这个是什么原因呢！
因为我原理图里面修改了部分的连接，想更新到pcb中！
谢谢！在线等！
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：PCB_Layout_and_SI_问答（第五篇）
下一篇：电子设计种种（3）
