- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
新手贴图请教via的问题.
录入：edatop.com 点击：
我在Setup－－>Constraints...-->hysical (lines/vias) rule set中，点击Set Values，
在Via list property添加了我的过孔,一路ok下来,
但是在布线的时候,无法添加via
而且options那边的via下拉里面也看不到我选的via.
指定symbol的路径,我在画图之前都是指定好的,刚刚我也检查过了,就是不行,在帮我想想还会有什么问题.
Constrain Set Name : DIFF_ANA_CUT 更改为DEFAULT，然后再设置约束 就可以了。
谢谢你的热心帮助,不过已经搞定了,不是路劲的问题,是你楼下那个哥们儿说的那个问题啊.
谢谢了.问题解决了.是这个问题.
Constrain Set Name : DIFF_ANA_CUT 更改为DEFAULT，然后再设置约束 就可以了。
Cadence Allegro 培训套装，视频教学，直观易学
上一篇：pcb布局时如何关掉不相干的鼠线
下一篇：在CADENCE中使用全局查找出现错误TWO global signal are shorted
