- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
PADS安全间距Verify Design不报错误
录入：edatop.com 点击：
大家好，我最近修改一款别人的板子，线全部是自己画的，但是画出来用Verify Design检查安全间距的时候，只检查到四个定位孔的四个错误解，如第一个图中，那路错误根本就检查不出来，查了半天也不知道是哪里原因，画板的时候有可能关闭了DRC，Design rules里面设置也是正常的，检查的时候DRP是打开的，请问各位高手指点， 是否是哪里的检查设置没有打开还是怎么样，第一次遇上这样的问题，很棘手求大师帮忙，谢谢
四个定位孔层叠了，可能有8个定位元件。
binshenliu 发表于 2012-12-21 14:39 要上传资料才能解决，否则大家猜不到的。还有可能是设置了桥接功能（我是说可能）也是不会报错的。 你看下了，里面我故意弄了几个不同网络的线在一起，但是检查不出错误来 版本太高，我的是9.3，文件打不开。 转成9.3的.asc了 生鱼片 发表于 2012-12-21 15:54 汗，原来是这里啊，谢谢了
PCB.zip[/url]
PCB1.zip
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
天线设计工程师培训课程套装，资深专家授课，让天线设计不再难...
上一篇：导入网表新问题 不解
下一篇：Logic原理图每次打开都会提示字体替换
射频和天线工程师培训课程详情>>
