• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PADS设计问答 > PADS引脚封装错误

PADS引脚封装错误

录入:edatop.com    点击:
在LOGIC的时候原理图有10个引脚(就是把一个IC引脚分成2个部分,比如LM358),但是实际上IC只有8个PIN,在LAYOUT的时候加封装的时候提示错误,说引脚要大于10!
怎么解决啊?
3Q

如图所示,U8(4558)IC在pcb封装里面只有8PIN,但是原理图里面公用了VDD,VSS就有10个引脚,在加载的时候会出错!
怎么解决啊?
在线等。

高手呢?
帮忙解决下呀。

方法一:你可以建二个不同的CAE元件,一个五个脚,一个三个脚。

具体点啊

3樓說的正確,原理圖上面的符號是一個 CAE ,他目前有5隻腳,
你用了兩個符號,電源和 GND就多出一組,也就是多了兩隻腳,
你可以在元件庫內選那個元件, EDIT / GATEs ,
裡面應該有 A , B兩個 GATE ,你選 GATE B ,
把 GATE DECAL 改成一個只有三隻腳, 也就是沒有電源和 GND 的 CAE ,就可以了.
如果元件庫內沒有這個 CAE, 你就在 PadsLogic 內,用那個5隻腳的 CAE 改一下,
把電源和 GND 拿掉,剩下三隻腳,然後另存一個新檔名就可以了.

同意楼上的

ok@

我也碰到过楼上的问题,我的CPU 380PIN脚(LOGIC原理图),已画好线了,而实际上IC只有360个PIN,那20个PIN是空脚,PCB里面怎么加载进来呢,
popcorn能帮我解释下吗

我也碰到过楼上的问题,我的CPU 380PIN脚(LOGIC原理图),已画好线了,而实际上IC只有360个PIN,那20个PIN是空脚,PCB里面怎么加载进来呢,
popcorn能帮我解释下吗

是不是建元件庫時,用錯 DECAL 了嗎?
建元件的時候 DECAL 的腳可以比 CAE 多;
但是 CAE 的腳不能比 DECAL 多.

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:为什么PCB文件2007版本转成2005 SP2版本会报错并无缘故的掉网络
下一篇:如何知道这个过孔是和哪2层相连的?

射频和天线工程师培训课程详情>>

  网站地图