• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PADS设计问答 > logic往layout导网表的时候出现的问题

logic往layout导网表的时候出现的问题

录入:edatop.com    点击:
logic往layout导网表的时候net list errors:Part Type CS4334 has the following gate pins that do not match to the Library part:
(8 5) (7 6) (6 7) (5 8).
Non matching Part Type CS4334 is used by the following parts:
U23.请教这是什么原因?这些报错的元件封装也都能导入到layout里也有网络。谢谢!

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:powerpcb和PADS到底是不是同一种软件?
下一篇:那位有Protel99se转PADS2007好方法

射频和天线工程师培训课程详情>>

  网站地图