6548的26M晶振的相邻层铺铜一定要挖空吗？我没有挖会不会.

我先顶起来

顶顶顶顶

楼主没按规矩办啊，一定要挖地

26M下面挖空是为了减少晶体下面的寄生电容,防止引起频偏.不挖空不会造成致命的问题,可以实际测试一下射频性能.我觉得不会造成多大的影响.如果测试出来有问题,需要检查一下,晶体下面是否有走线,晶体下面的地是否干净.最后才考虑是否是不挖空造成的影响.

感谢Wujason 的回答，我现在的问题是PATHLOSS太大，调了匹配850、900的最小就只能调到5，晶振下面走线倒是没有。PAHLOSS 应该怎么搞呢？

先要确定是否是850\900\1800\1900的Pathloss都大,确认没有贴错物料.特别是2合1的SAW
,AD6548和6139是不一样的SAW..确认电感没有贴错.
在确认时序(FEM\PA)没有错.
在确认PCB走线接受下面走线是否受到干扰?
以上都没有问题,只能去尝试去调试匹配了.一般按默认的匹配不会差这么多的.最多2dBm
可以先看一下RX LEVEL值是否正常.如果差了20多,基本上是SAW或者时序不对了
.

Wujason 牛人啊，我按你的方法检查一下，谢谢你

Wujason 请教一下，6548的PATHLOSS 一般做到多少，我的1800、1900在2-4左右。850、900在2-6左右。

不错，先顶起来

现在还有人用6458吗？