• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > CST > CST使用问答 > CST防真时的问题,请帮忙

CST防真时的问题,请帮忙

录入:edatop.com     点击:
我所模拟的Vivaldi天线  仿真时总是出现这个问题
我减小频率多次 都没有变化,还是有这样的问题   频率在0-120GHz
至于port的大小.我设置的缝隙大小为(2*0.0395)mm, port 我设置为  Xmin -0.25,Xmax0.25;Zmin0.2,Zmin0.3
请高手帮我看一下,问题出在哪里.万分感谢!


改成-30dB试试~

一般这个警告可以不理他,不放心的话
Solve Transient Solver ->Specials->Steady State 里Maximum number of pulses设大一点比如30,
比较一下结果有无变化

谢谢两位高手的解答
改了之后没有这个警告了.
还有一个问题是 相同这个仿真 如果我选取的port尺寸比较大之后,他就会出现unstable的警告,要求减小port或upper频率  这个什么原因?
而且我发现port的大小直接影响s11的数值

总是有这个问题 port到底要减小到一个什么程度啊?这有什么理论知识可寻吗?



端口太大,容易导致高次模的产生,从而端口计算阻抗不准,因而S参量也就不准确了

针对不同的结构,端口的设置是有说法的,建议你阅读一下,cst内附的教程里,有一些专门介绍端口设置的东西,你看看,对你也许有帮助

谢谢你们的回复 !

不客气,大家共同交流嘛,呵呵

求助 关于使用port里multipin的说明  好象可以用来定义50欧  
我看过了教材 可是设置cpw之后总是错误  图我明天到了实验室再传上来
谢谢!

申明网友回复良莠不齐,仅供参考。如需专业解答,请学习易迪拓培训专家讲授的CST视频培训教程

上一篇:CST中如何从远场中判断是左旋极化与右旋极化?
下一篇:请问cst中极坐标看H面方向图和E面方向图时,theta和phi怎么设置

CST培训课程推荐详情>>

  网站地图