CST MWS port设置

各位大侠，江湖救急啊！
我目前在做一个小项目，需要知道两个芯片之间的走线设计是否OK，走线包括wire bond + trace+via，需要提取这一段信号路径的s-parameter。
但是我不知道怎么加port，无从下手，请指教，感谢！
模型里面，DQ0，DQ1是需要提取的。

描述:CST模型

 

我想问实际使用的时候信号是如何传输的呢？

 

CST MWS帮助文件《Waveguide Port Overivew》、《Multipin Port Overview》和《Discrete Port Overview》。
看你的截图，也就是这三种可能性了。

 

又见hawk8969大侠，鸡冻
信号是从一个芯片的管脚走到另一个芯片的管脚，两端的PAD应该算是端口，真的是无从下手啊

 

哇塞，EDATOP大牛，咔嚓
我去看一下帮助文件，再更新

 

我试了一下waveport，但是由于结构限制，返回路径太少，没办法像教程那样，设置的很标准

 

而且Net1，Net2右边的两根是Floating的，Net2的上方有金线，没有办法把port尺寸拉得太高，

 


差分信号？

 


不是的，是data信号线，都是单端的
目前的问题就是我只想要其中的一根线，但是这个PAD的旁边又有作floating处理的其他信号PAD，waveport的大小不知道怎么样设置好，宽度不够啊

 

没做过这个东西，还不是很明白，一根线要传数据，总要有一个参考吧？才知道传输的信号是高电平还是低电平？

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习易迪拓培训专家讲授的CST视频培训教程。