CST MWS耦合传输线的特性阻抗.

看文献里的一篇文章，按文献里参数我用cst的line impedance算了一下阻抗为183欧姆，而文献中是140欧姆左右，我改变频率的话这个值也没怎么改变，然后又用ie3d仿了一下，发现不仅值不一样，而且ie3d中的阻抗随频率变化很大，所以我就不知道到底是哪个环节出错了，想问问大家共面带状线的阻抗随频率变化大不？这是ie3d的截图

 

首先，名词混乱，这个并不是Coplanar Stripline，而是Coupled Microstrip。
其次，我算出来的模式1的line impedance是170.2欧姆。
第三，你确定"Z11"和"line impedance"是一个概念？
第四，“共面带状线的阻抗随频率变化大不？”什么阻抗？Characteristic Impedance还是Input Impedance？请描述清楚！

 

1.我一直认为有地的是Coupled Microstrip，而没有地的就是Coplanar Stripline...难道是理解错了？
2.对于我上传的模型吗？你没有做更改，比如端口大小等？算出来是170.2欧姆？
3.非常感谢提醒，我算了一下，z11应该是指二端口开路时的输入阻抗并不是特性阻抗！
4.我指的是特性阻抗哈，如果是输入阻抗的话，除非其它端口完全匹配，不然输入阻抗的大小肯定是随长度变化的...按照我的仿真结果来说，它的特性阻抗随频率变化不大！

 

嗯，严格地说，Coupled Microtrip也不准确，我想更准确的应该是"Un-grounded Coupled Transmission Lines"。个人理解，Stripline应该位于介质内部，外围有“地”。
端口上下扩展了一些，左右收缩了一些，频率计算的是6 GHz。

 

哦，非常感谢哈，我是看到有些英文文献确实是把这种结果称之为coplanar stripline，不过这都不重要...
想问一下你这个端口的大小基本是按照什么规则来的？我发现微带结构的波端口设置对于特性阻抗大小关系很大，刚开始我设置的比较小，算出来的阻抗就是200多，后面慢慢变大了就变到了180左右...cst的端口设置没有具体讲到这种结构的端口大小，我也只是根据cst微波工作室中微带线或者共面波导等结构的波端口大小来估计的...

 

CST MWS帮助文件《Waveguide Port Overview》

 

嘿嘿...line impedance是Characteristic Impedance还是Input Impedance？

 

顶 我也遇到这种问题

 

这种是CPS线 很多IEEE上文献这样命名的 而且很多人也在研究这个

 

嘿嘿，还是我自己来回答一下自己的问题吧！
我验证了一下，line impedance应该是指端口的特性阻抗而不是输入阻抗！
我仿真了一个同轴馈电的单极子天线，当我改变天线长度时，impedance基本不变，而且这个值也等于同轴线的特性阻抗，所以我认为line impedance是指特性阻抗而不是输入阻抗...

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习易迪拓培训专家讲授的CST视频培训教程。